DIALOG(R)File 347::JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

04504785 **Image available**

LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.:

06-148685 [JP 6148685 A]

PUBLISHED:

May 27, 1994 (19940527)

r oblished.

INVENTOR(s): NAKAZONO TAKUSHI

YOSHIHASHI HIDEO

100111111011111111111

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

04-303555 [JP 92303555]

FILED:

November 13, 1992 (19921113)

INTL CLASS:

[5] G02F-001/136; H01L-029/784

LADIO CLÁCC.

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R004 (PLASMA); R011 (LIQUID CRYSTALS); R096 (ELECTRONIC

MATERIALS -- Glass Conductors); R100 (ELECTRONIC MATERIALS --

Ion Implantation)

JOURNAL:

Section: P, Section No. 1791, Vol. 18, No. 454, Pg. 123,

August 24, 1994 (19940824)

ABSTRACT

PURPOSE: To form an LDD structure without executing two times of ion implantation and to lower the current value of drain leakage.

CONSTITUTION: This liquid crystal display device has at least a thin-film transistor(TFT) array substrate having an insulating substrate 1, a picture element part which includes the polycrystalline silicon TFTs for switching formed on this substrate 1 and a driving circuit part which is formed adjacently to this picture element part and includes the polycrystalline silicon **TFTs** driving the picture element part. Each of the polycrystalline silicon TFTs of the above-mentioned device has a gate electrode consisting of a two layered structure consisting of an upper layer 5 and a lower layer 4, and the area of the gate electrode of the lower layer 4 is wider than the area of the gate electrode of the upper layer 5. In addition, the charge concentration of the polycrystalline silicon layer in the region right under the gate electrode consisting of only the lower layer 4 of the lower layer part wider than the area of the gate electrode of the upper layer 5 is the intermediate concentration of the channel region and the source and drain region.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-148685

(43)公開日 平成6年(1994)5月27日


(51)IntCl. ⁵ G 0 2 F 1/ H 0 1 L 29/		庁内盛理番号 9018—2K	FΙ	技術表示箇所
		9056-4M 9056-4M	H01L	29/ 78 3 1 1 , S 3 1 1 G
-	• · · · · · · · · · · · · · · · · · · ·	<u></u>	3	。 審査請求 未請求 請求項の数1(全 6 頁)
(21)出願番号	特願平4-303555		(71)出願人	000003078 株式会社東芝
(22)出願日	平成 4 年(1992)11	月13日	(72)発明者	神奈川県川崎市幸区堀川町72番地 中園 卓志 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内
	الوسمان الماسي الي		(72)発明者	吉橋 英生 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内
	in in the street of the street	- 75a + 1 .	(74)代理人	并理士 須山 佐一

(54)【発明の名称】 液晶表示装置

(57)【要約】

【目的】 2度のイオン打ち込みを行わずにLDD構造を形成することができ、またドレインリーク電流値を下げることができる。

【構成】 絶縁基板と、該基板上に形成されたスイッチング用の多結晶シリコン薄膜トランジスターを含む画素部に隣接して形成され、画素部を駆動する多結晶シリコン薄膜トランジスターを含む駆動回路とを有する薄膜トランジスターアレイ基板を少な薄膜トランジスターアレイ基板を少な薄膜トランジスターアレイ基板を少な薄膜トランジスターが、上層および下層の2層構造からなるゲート電極の面積より広く、かつ上層のゲート電極の面積より広い下層部分の下層のみよりなるゲート電極の直下領域における多結晶シリコン層の電荷濃度が、チャネル領域と、ソース、ドレイン領域の中間濃度である。



【特許請求の範囲】

【請求項1】 絶縁基板と、該基板上に形成されたスイッチング用の多結晶シリコン薄膜トランジスターを含む 画素部と、前記画素部に隣接して形成され、

前記画素部を駆動する多結晶シリコン薄膜トランジスターを含む駆動回路部とを有する薄膜トランジスターアレイ基板を少なくとも有する液晶表示装置において、

前記多結晶シリコン薄膜トランジスターが、ゲート電極として上層および下層の二層構造からなるゲート電極を有し、前記下層のゲート電極の面積が前記上層のゲート電極の面積より広く、かつ前記上層のゲート電極の面積より広い下層部分の下層のみよりなるゲート電極の直下領域における多結晶シリコン層の電荷濃度が、チャネル領域と、ソース、ドレイン領域の中間濃度であることを特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は表示装置に関し、特に多結晶シリコン薄膜トランジスターのドレインリーク電流値を下げることができると共に、生産効率を高めることができる液晶表示装置に関する。

[0002]

【従来の技術】近年、液晶表示装置は、薄型軽量、低消費電力という大ぎな利点をもつため、液晶テレビ、日本語ワードプロセッサやディスクトップパーソナルコンピュータ等の〇A機器の表示装置に積極的に用いられている。それと共に、多結晶シリコンを活性層に使用した薄膜トランジスタもしくは薄膜トランジスターアレイを応用した液晶表示装置の開発が表示特性の向上を目的に活発になされている。

【0003】従来、多結晶シリコンを活性層に使用した 薄膜トランジスターは液晶表示装置の表示部である画素 部のスイッチング素子や薄膜トランジスターを集積し画 素部スイッチング素子の駆動回路へ応用されている。す なわち、画素中で液晶への電圧印加用の画素部薄膜トラ ンジスターと、この画素部薄膜トランジスターを駆動す るための駆動回路部薄膜トランジスターへの応用とであ る

【0004】ところで、現在の液晶表示装置の開発は、 画素を微細化することにより画素数を増やし、そして、 それらを高速で動作させる方向にある。この開発方向に 対応して上述の薄膜トランジスターは、次の特性が要求 されている。

- 1) ゲート遅延をなくすために、ゲート配線の抵抗を下げる。
- 2) 薄膜トランジスターのドレインリーク電流を減少させる。

【0005】1) に関しては、たとえば、金属線やシリサイドを使用する技術が知られている。この技術は、通常、活性層との仕事関数を合わせるために電気的不純物

を添加した多結晶シリコンを下層として、上層に上述の 金属線もしくはシリサイドを形成して低抵抗化する2層 構造が検討されている。この構成によりゲート配線によ る信号の遅延を減少させている。

【0006】2)に関しては、とくに画素の薄膜トラン ジスターにたいしてドレインリーク電流の低下が要求さ れている。これは、ドレインリーク電流がトランジスタ 一動作のOFF側で発生するため、通常のON/OFF のスイッチング機能を充分果たさなくなり、また液晶表 示装置に使用すると画素の電気信号を保持できないた め、コントラストが劣化し、液晶表示装置の画質にとく に影響がでるためである。 このドレインリーク電流が 発生する原因は、薄膜トランジスターのゲート、ドレイ ン間に電場が集中するために、活性層多結晶シリコン中 のシリコン結合の欠陥のうち、とくに未結合手による欠 陥があると、ドレイン接合部で異常なリーク電流が発生 することにある。ドレイン接合部で異常なリーク電流が 発生するのは、つぎの理由による。通常、ソース、ドレ インはゲートをマスクとしてイオン打ち込み装置で接合 層に必要なイオンを打ち込み自己整合的に形成する。そ のために、電荷分布はゲート端から急激に立ち上がる。 電場の分布は電荷の分布に比例するため、ドレイン近傍 --- では急激に電場が立ち上がることとなる。この電場によ ・りチャネルとドレイン接合部でトンネル電流が流れ、異 常なリーク電流として観測される。

【0007】異常なリーク電流の発生を防止する方法として、LDD(Light Doped Drain)という技術が知られている。このLDD技術はドレイン部近傍の電荷分布を徐々に変化させてドレイン接合を構成する技術である。電荷分布が徐々に変化するため、接合部の接合電場も徐々に変化し異常なリーク電流が流れなくなる。このため、このLDD技術を使用して作製された多結晶シリコン薄膜トランジスターを用いた液晶表示装置は液晶テレビ、OA機器等に多用されている。【0008】

【発明が解決しようとする課題】しかしながら、このし DD技術は、接合部の電荷分布を徐々に変化させるため、通常はイオン打ち込みの工程をLDD部の低濃度の 打ち込みと、ソース、ドレイン部の高濃度の打ち込みと 2度に分けて行わなければならないという問題がある。 【0009】さらに、低濃度側の打ち込みは通常ゲート マスクで行うが、高濃度側はゲート直下よりずらす必要があることより、必ず何かのマスクが必要となる。通 常、このマスクは、レジストや酸化膜等を使用するが、 製造工程が複雑になることは避けられなく、そのために 製造歩留りを落とす等の問題がある。

【0010】本発明は、このような問題を解決するためになされたもので、LDD構造を2度のイオン打ち込みを行わずに形成することができ、またドレインリーク電流値を下げることができる液晶表示装置を提供すること

を目的とする。

[0011]

【0012】本発明に係わる多結晶シリコン薄膜トランジスターのゲート電極は、上層および下層の2層構造からなるが、上層は下層に比べてその電気抵抗値が低い物質からなることが好ましい。これは、2層構造とした場合、その電気抵抗値は電気抵抗の低い層で決まるため、上層にシリコンの金属化合物のような低抵抗物質からなる層を設けることにより、低抵抗ゲート電極を得ることができるためである。さらに、上層は耐薬品性や耐熱性を保持するための働きもする。

【0013】また、下層の層厚は、ソース、ドレイン形成のためのイオン打ち込みに際して、多結晶シリコン層の電荷濃度が濃度勾配を有しチャネル領域と、ソース、ドレイン領域の中間濃度となるような層厚であればよい。多結晶シリコン層の電荷濃度の濃度勾配を得るための、他の要因は上層の形状の寸法と下層の形状の寸法と一の差である。本発明にあっては、下層が上層の寸法形状より数μm張り出している張り出し部を有することが好ましい。上述のゲート電極構造をマスクとしてイオン打ち込みをすることにより、ドレイン近傍の電荷分布をなだらかな分布とすることができる。

【0014】本発明の液晶表示装置は、次のようにして作られる。絶縁基板材料には無アルカリガラス、石英などが使用できる。この基板上に公知の方法で多結晶シリコン膜を形成する。すなわち、まず基板上に減圧CVD、プラズマCVD装置を用いアモルファスシリコン層を堆積し、ついで約600℃の温度で熱処理を行うことにより多結晶シリコン層とする。その後、フォトリソグラフィー工程およびエッチング工程を経て所定の形状に対してがよびエッチング工程を経てが定めれてがある。多結晶シリコン層表面を熱酸化してゲートでする。多結晶シリコン層表面を熱酸化してゲートが上でる。多結晶シリコン層表面を熱酸化してゲートが上で多にはより上層膜のエッチング速度が速いエッチング速度より上層膜のエッチング速度が速いエッチング方法を用いることが好ましい。たとえば、加工ガスとしてSF6、CI2等を用いた、RIE(Reacti

ve Ion Etching)を使用することが好ましい。その後、このゲート電極をマスクとしてソース、ドレイン領域を自己整合的に形成する。その表面に第1層間絶縁膜を形成し、その膜の一部をコンタクトホールとして開口し、その部分で金属配線が薄膜トランジスターの各端子と接触する。

【0015】液晶表示装置とするために、さらに、第2 層間絶縁膜を形成し、コンタクトホールを形成する。そこを介して、透明電極を形成し画素電極とする。この基板を薄膜トランジスターアレイ基板と称する。その後、この薄膜トランジスターアレイ基板を、対向基板と合わせ、そのギャップ部に液晶を注入し、液晶セルを構成する。そして、外装アセンブリを形成して本発明の液晶表示装置を得る。

[0016]

【作用】本発明の液晶表示装置に係わる多結晶シリコン 薄膜トランジスターのゲート配線は、低抵抗配線を上部 に有する2層構造で、かつゲート配線の端部が階段状に なっているため、このゲート配線をマスクとして自己整 合的にイオン打ち込みを行うことにより、ドレイン近傍 の電荷分布をなだらかにすることができる。ドレイン近 傍の電荷分布がなだらがになると、電場の集中が防止で きることになる。そのため、ドレインリーク電流が減少 する。

【0017】また、ゲート配線の上部の金属配線は低抵抗ゲート配線を可能とする。

[0018]

【実施例】本発明の実施例を図1から図4に基づき説明する。図1は本実施例の液晶表示装置に使用した薄膜トランジスターのゲート部分の断面図である。石英基板1上に多結晶シリコンを1000 オングストロームの膜厚に形成して薄膜トランジスターの活性層2とした。この多結晶シリコン活性層2は、原料ガスにジシランガスを使用し、減圧CVD法により非晶質シリコンを形成し、その後熱処理を施し、多結晶シリコンを形成したものである。その後、フォトリソグラフィー工程およびエッチング工程にて所定の形状に加工した。

られた。このゲート配線の下層のシート抵抗は30Ω/□程度であるが、上層はシリコンの金属化合物であるためシート抵抗は5Ω/□程度である。したがって、2重構造配線の抵抗は低い抵抗で決まるため、本実施例のゲート配線は低抵抗ゲート電極となる。

【0020】このゲート配線をマスクにして、ソース、ドレイン形成のためのイオン打ち込みを行う。図1に示す 7a の部分の電荷濃度は、初期的に決めた打ち込み基置である($5\sim100$)× 10^{19} /c m³ となるようにイオン打ち込み装置でリン(P)を打ち込んだ。そして、張り出し部分6 の真下である 7b の部分の電荷濃度は、 1×10^{17} /c m³ 程度となるようにイオン打ち込み装置の加速エネルギーを調整した。その結果、図1に示すように、ゲートのない部分 7a では、従来通りの濃度のイオンの打ち込みが行われソース、ドレインが形成され、ゲートが 2 重になっている部分 7c では、イオンは打ち込まれないで、張り出し部分6 の真下である 7b の部分ではその中間濃度のイオンが打ち込まれて電気的不純物の分布を有する薄膜トランジスターが得られた。

【0021】本実施例の薄膜トランジスターにおいては、ゲート電極が2重構造になっている部分は、完全にマスクされているため電気的不純物は打ち込まれない。このため、薄膜トランジスターのソース・ドレインの近傍の電荷分布は、ほぼ、0から急激に立ち上がることなく、いったん中間状態を経ることになる。

【0022】その後、図2に示すように、第1層間絶縁膜8を形成し、その膜の一部をコンタクトホールとして開口し、その部分で金属配線9(アルミニウム(A-1))と、薄膜トランジスターの各端子とを接触させる。さらに、第2層間絶縁膜10を形成し、コンタクトホールを形成する。そこを介して、透明電極11を形成し、カンタクトホールを形成する。そこを介して、透明電極11を形成して基板12と称する。この基板を薄膜トランジスターアレイ基板12と称する。この基板12を対向基板13とを合わせ、そのギャップ部に液晶14を注入し、液晶セルを構成する。そして、外装アセンブリ15を形成して図3に示す液晶表示装置とする。

【0024】本実施例の第1の効果は、製造工程を従来の工程より減少できることである。すなわち、エッチン

グレートの違いを応用した一度のエッチングで、ゲート 電極の端部に階段状の張り出し部を形成することがで き、このゲート電極をマスクにした一度のイオン打ち込 みにより、LDD構造とすることができる。従来はLD D構造を得るために2度のイオン打ち込みを行ってい た。

【0025】本実施例の第2の効果は、1度のイオン打ち込みにより作製したLDD構造においても、液晶表示装置に必要な薄膜トランジスターの優れた特性が得られることである。すなわち、ドレインリーク電流がゲート電圧 0Vの値とほぼ変わらず小さくすることができる。【0026】本実施例の第3の効果は、ゲート配線を低抵抗線と2重にすることによって、ゲート遅延のないことである。

【0027】以上の効果により、大型基板で、 100万個 クラスの多数の画素を高速で動作しても薄膜トランジス ターのリーク電流が小さいため液晶表示装置の画質に影響をあたえることはない。

[0028]

【発明の効果】本発明の薄膜トランジスターアレイ基板を少なくとも有する液晶表示装置は、多結晶シリコン薄膜トランジスターが2層構造からなるゲート電極を有し、ゲート電極の直下領域における多結晶シリコン層の電荷濃度が、チャネル領域と、ソース、ドレイン領域の中間濃度であるため、低抵抗ゲート電極をもち、低ドレインリーク電流である薄膜トランジスターアレイ基板を有する液晶表示装置を単純な製造工程で得ることができる。また、画素数を増やし、それらを高速で動作させることのできるため、高画質の液晶表示装置が得られる。

【図面の簡単な説明】

【図1】本実施例の液晶表示装置に使用した薄膜トランジスターののゲート部分の断面図である。

【図2】本実施例の液晶表示装置に使用した薄膜トランジスターの断面図である。


【図3】本実施例の液晶表示装置を示す図である。

【図4】本実施例の液晶表示装置に使用した薄膜トランジスターの特性を示す図である。


【符号の説明】

1……石英基板、2……活性層、3……ゲート酸化膜、4……下層膜、5……上層膜、6……張り出し部分、7 a……ゲートのない部分、7 b……張り出し部分の真下の部分、7 c……ゲートが2重になっている部分、8……第1層間絶縁膜、9……金属配線、10……薄膜トランジスターアレイ基板、13……対向基板、14……液晶、15……外装アセンブリ。


[図1]




[図2]



【図3】



[図4]



DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2002 EPO. All rts. reserv. 12630926

Basic Patent (No, Kind, Date): JP 7235680 A2 950905 < No. of Patents: 001>

MANUFACTURE OF THIN-FILM TRANSISTOR (English)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO

Author (Inventor): GOTO YASUMASA; SETO TOSHISUKE; KAWAHISA YASUTO

IPC: *H01L-029/786; H01L-021/336; H01L-021/265

CA Abstract No: 124(02)019778K

Derwent-WPI-Acc-No: C-95-341995---------

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 7235680 A2 950905 JP 9425800 A 940224 (BASIC)

Priority Data (No,Kind,Date): JP 9425800 A 940224